近日，華為申請公布的一項專利引發關注。該專利由哈爾濱工業大學與華為技術有限公司聯合申請，內容是"一種基于硅和金剛石的三維集成芯片的混合鍵合方法"。 許多人不禁疑惑，這項專利究竟指代的是什么？事實上，可以把這項專利關鍵詞拆解，即“硅基與金剛石基襯底材料”“三維集成芯片”“混合鍵合”。

比起鉆石，更準確的說法應該是金剛石，據企查查專利查詢顯示，該專利主要應用在“硅基與金剛石基襯底材料”上，這一句的關鍵在于“襯底”。

當然，需要注意的是，金剛石芯片雖然看起來美好，但目前還未形成大規模產業化，難點在于： 第一，并非所有金剛石都能造芯片，而是純度極高的金剛石。金剛石分為量子級、電子級、光學級、熱學級、力學級幾個主要等級，主要參考位錯密度和含氮量兩個參數，用于芯片的金剛石需要在電子級以上。

第三，把金剛石做成芯片，再到器件本身已經研究了幾十年，過程中產生了很多問題，也隨著研究進程逐一解決。但目前，很多問題僅限研究領域，實際應用到業界必然會擁有更多問題，比如金剛石FET的設計和制造不同于標準器件、光掩模工藝存在諸多不便，都會是限制它大規模生產的問題。 

第四，人造金剛石還很貴。碳化硅（SiC）價格是硅30~40倍，氮化鎵（GaN）價格是硅的650~1300倍，而能造芯片的金剛石材料價格幾乎是硅的10000倍。碳化硅和氮化鎵之所以能大規模應用，是因為提升的效率與材料成本相抵消，甚至是更便宜了，金剛石芯片成本差距過大，應用到業界有點難。 不過，目前，美國和日本一直在推進金剛石芯片的產業化，包括美國阿克漢（Akhan）公司、英國元素六（Element Six）公司、日本NTT公司、日本產業技術綜合研究所（AIST）、日本物質材料研究所（NIMS）、美國地球物理實驗室卡耐基研究院、美國阿貢國家實驗室，其中Akhan曾計劃成為首個真正實現金剛石半導體產業化的公司。 

可以說，誰先搶占先機，誰就是領先那個，所以全世界都在不遺余力發展。從過往專利來看，華為也非常關注金剛石發展，可見對于未來技術的關注。

“三維集成芯片”“混合鍵合”其實對應著芯片行業的“3D封裝和互連”。 三維集成是什么？就像在三維空間上蓋高樓，未來的芯片不會只局限在平面發展，而是會逐漸升高“緯度”，就像做漢堡一樣，不斷疊高高，以增強性能。未來芯片也不會像現在一樣，只是一顆單CPU/MCU芯片，而是集成加速器、內存、存儲。

 此前，英特爾研究院副總裁、英特爾中國研究院院長宋繼強就曾在2021年的WAIC表示，異構封裝是一個更小型的系統，將不同的計算能力整合在一起。由不同的Die整合起來的，所以能夠利用不同架構芯片，在處理不同的數據、不同的任務的時候有獨特的性能和功耗優勢。 

混合鍵合又是什么？我們把芯片拆成很多小芯片（Chiplet），那么把每個芯片封裝到一起，粘合在一起就是是巨大的難題，如果粘起來間距很大，那必然影響最終芯片性能。而混合鍵合和3D封裝是一對好搭檔，它能夠進一步縮小封裝時裸片之間的凸點間距和功耗，這樣封裝技術可以讓很多新的芯片很好地進行互連。 

晶圓鍵合（Wafer Bonding）是近十幾年快速發展起來的新興半導體加工技術，在MEMS，CIS和存儲芯片等領域有著重要的應用，通過界面材料，它分為帶中間層的膠鍵合、共晶鍵合、金屬熱壓鍵、無中間層的熔融鍵合和陽極鍵合等。而混合鍵合其英文是Hybrid Bonding，顧名思義，是同時包含了熔融鍵合和金屬鍵合的特點而得名。 

從概念上來看，混合鍵合是指在一個鍵合步驟中同時鍵合電介質和金屬鍵合焊盤?；旌湘I合包括wafer-to-wafer（W2W，晶圓到晶圓鍵合）和die-to-wafer（D2W，芯片到晶圓鍵合）兩種，前者更成熟，后者擁有更多工藝。 這兩項技術都是未來突破芯片性能的關鍵，尤其在1nm以后進入CFET時代后，混合鍵合會是關鍵中的關鍵。

當然，概念遠不止如此，混合鍵合工藝（包括電介質PECVD、銅ECD、CMP、等離子體激活、對準和鍵合以及分割）涉及嚴格的薄膜質量規范、高水平的清潔度及高測試覆蓋率，實現難度極高，目前全世界的玩家少之又少，且工藝還未完全成熟，還在不斷尋求進入產業的方法。更何況是用在金剛石芯片之中。

那么，在華為這項專利中， 三維集成和混合鍵合的重點在哪里？ 專利文獻顯示，通過Cu/SiO2混合鍵合技術將硅基與金剛石基襯底材料進行三維集成能夠融合硅基半導體器件成熟的工藝及產線、生產效率高、成本較低的優勢及金剛石極高的發展潛力，為三維集成的硅基器件提供散熱通道以提高器件的可靠性。然而，現有的Cu/SiO2混合鍵合技術多以硅為襯底進行集成，其集成工藝不完全適用于金剛石，存在以下問題： 

（1）現有的Cu/SiO2混合鍵合樣品的制備多采用標準大馬士革工藝，即通過光刻?顯影?刻蝕?清洗?種子層沉積?電鍍?化學機械拋光(CMP)來完成樣品制備，在此過程中CMP步驟必不可少，且是樣品制備的關鍵。該步驟受拋光設備、拋光劑等硬件條件影響較大，且拋光完成后需專業設備進行后清洗，以防止因拋光劑殘留導致鍵合強度下降。同時CMP過程中由于Cu與SiO2硬度差異較大，材料去除率不同導致Cu與SiO2間存在一定的高度差。過大的高度差會降低鍵合質量，影響上下芯片間電信號傳播。而嚴格控制Cu與SiO2間高度差面臨很大困難。標準大馬士革工藝不適用于金剛石晶片表面Cu/SiO2混合鍵合樣品的制備，同時CMP設備多針對4英寸以上晶圓級樣品拋光，而大面積金剛石生產困難、成本極高。 

（2）相比于硅基底，金剛石基底硬度大，金剛石晶片的表面拋光非常困難，將金剛石表面粗糙度拋光降低至1nm以內耗時極長且成本高，故而金剛石表面Cu/SiO2分布的表面粗糙度將隨之上升，現有Cu/SiO2混合鍵合工藝，難以實現粗糙表面的金剛石三維集成，對于具備粗糙表面的硅/金剛石三維集成適用性較差。 

（3）由于硅、金剛石材質差異大，高溫鍵合工藝容易增大芯片間熱失配，致使熱應力增加，從而影響鍵合強度，不適用于硅/金剛石的三維異質集成。 而利用這項專利，就能夠在硅基底及金剛石基底表面成功制備Cu/SiO2混合分布表面，且能夠將制備的硅基和金剛石基Cu/SiO2樣品進行混合鍵合，獲得了良好的鍵合面積。

寫在最后

縱觀整個專利，華為將“未來”拉滿，不僅包含終極半導體金剛石，也包括3D封裝和混合鍵合，單獨拿出哪一項技術，都還未產業化，但也都離大規模產業化只差一公里。 通過華為申請的歷史專利也不難看出，華為非常關注這幾個方向，或許這也是一種技術風向標，預示著未來，芯片技術的發展行徑。

參考文獻

[1] 王晨曦;牛帆帆;魏瀟赟;王敏才;鄧抄軍.一種基于硅和金剛石的三維集成芯片的混合鍵合方法.CN116960057A[P].2023.10.27

[2] 郝躍. 寬禁帶與超寬禁帶半導體器件新進展[J]. 科技導報, 2019, 37(3): 58-61; doi: 10.3981/j.issn.1000-7857.2019.03.008

[3] 李成明, 任飛桐, 邵思武, 牟戀希, 張欽睿, 何健, 鄭宇亭, 劉金龍, 魏俊俊, 陳良賢, 呂反修. 化學氣相沉積(CVD)金剛石研究現狀和發展趨勢[J]. 人工晶體學報, 2022, 51(5): 759.https://www.opticsjournal.net/Articles/OJ2983cf7e567f6351/FullText

[4] ?？蒲? 張璇, 崔博垚, 馬永健, 唐文博, 魏志鵬, 張寶順. 單晶金剛石p型和n型摻雜的研究[J]. 人工晶體學報, 2022, 51(5): 841https://www.opticsjournal.net/Articles/OJ4fc3eb2b27781306/Abstract

[5] 半導體行業觀察：混合鍵合，未來的主角.2023.4.25.https://mp.weixin.qq.com/s/sTQIJS3xmKSJJv1Vq3P-jQ